在庫状態 : 入荷待ち
テキストベースHDL解析・統合環境
新バージョンリリース内容：HDLW社のWEB
総合カタログ
HDL Companion
バージョン2.0リリース内容→詳細
HDL Companionライセンス体系
ノードロック
- 永久ライセンス(Windows)
注）初年度保守費用込み、次年度より年間契約が必要
- 年間タイムベースライセンス(Windows）(1)1年契約 (2)3年契約、年間保守費用込み
フローティング
- 永久ライセンス(Windows2、Unix<Solaris>、Linux
注）初年度保守費用込み、次年度より年間契約が必要
- 年間タイムベースライセンス(Windows）(1)1年契約 (2)3年契約
注）年間保守費用込み
- HDLC-EDU アカデミック・プログラム 消費税別途)
- 1年間タイムベースライセンスのみ、半径1マイル以内限定、フローティング・チームエディションのみ、本数無制限
- トレーニング不要
- ボリュームディスカウントプログラム
サードパーティーIP、既存コードやHDLソースコードを含む、いかなるデザインのオーバビューも作成し、保存できます。全てのデザインディレクトリやデザインファイルは本製品の中にドラッグ＆ドロップされ、巨大なデザインについての情報が、完全なデザインオーバビューとして数秒で生成されます。GUIにより、複数の方法でデザインをナビゲーションでき、容易に検索できます。Verilog/VHDL/混在デザインコードが可能で、不完全でも、またエラーがあったとしても入力可能です。
バージョン1.2リリース内容
HTMLジェネレータ
ホットリンクと連動して、対象プロジェクト内の各プロジェクト用に詳細情報を生成します。
- データベース形式のオーバビュー
- アルファベットインデックス
- 各プロジェクト用の詳細ビュー
- カラーコード化されたHDLファイル
IPコンフィグレーション
外部IP及びRTLパッケージ色分けして分かりやすく表示
「Include File」
全体がVHDLでもVerilog部分をファイルビューで表示
HDL Ware
コンパレータ、カウンタのような頻繁に使用される機能ブロックを生成する機能。
詳細ウィンドウ
ヒストリースタックを追加。様々な信号トレース、階層及び詳細ビューをブラウザする際に便利。
など、他にも多くの便利な機能を追加。
類を見ない低価格＆ハイパフォーマンスHDL統合環境
グラフィック不要・高価格も不要・テキストで充分、というデザイナー向けのツールです。
特長１ ナビゲーション
- 3つのメインウィンドウのある独自のGUIにより、全てのデザインの詳細を選択し、特定可能です。デザインファイルを読み込み、デザイン階層、ライブラリ構造及び全てのオブジェクトを瞬時に表示します（グローバルウィンドウ）。
- グローバルウィンドウ内でオブジェクトを選択すると、オブジェクトの詳細が表示されます（詳細ウィンドウ）。オブジェクトを選択するとデザインファイルが表示され、オブジェクトの定義などが表示されます（ソースウィンドウ）。オブジェクトをダブルクリックするとデザインファイルが瞬時に表示され、（ソースウィンドウ）このオブジェクトの内容がハイライトされます。
- ソース内の項目を選択し、詳細ウィンドウで内容を見ながら、ソースウィンドウから詳細ウィンドウへトレースバックすることも可能です。
- 「信号トレース」機能により、選択した信号のソース及び目的情報を得ることができます。
- 「locate an object」機能は、デザイン内のオブジェクトを容易に検索可能で、結果が全てリストされ、正しい位置を素早く得ることが可能です。「locate a string」機能は、デザインファイル内のストリングの検索ナビゲーションを容易にします。
特長２ ライブラリマネージメント
デザインファイルを読み込むと、各オブジェクト用の正しいデザインライブラリを自動的に決定します。使用されている全てのデザインライブラリ及び関連したオブジェクトを特定し、サードパーティツールフローインタフェース経由で使用しているコンパイラへ正しい情報を提供します。同製品で、新ライブラリの生成及び１つのライブラリから他へオブジェクトをドラッグすることも可能です。搭載しているパーサが各々移動後のデザインファイルを認識します。
特長３ HTMLジェネレータ
イントラネットもしくはインターネットへ対象プロジェクトをエキスポートすることが可能です。ライブラリビューはプロジェクトでの全てのファイルのスタートポイントです。ホットリンクにより、デザインに素早くナビゲートすることが可能です。カラーコード化されたHDLと合わせてデザインの理解を早めます。ジェネレータにより、対象デザインと他のものをコミュニケーションし易くします。
特長４ IP統合
IP（社内製及びベンダー<FPGA>）を使用しやすくする為に、IPを対象ファイルにスムーズにリンクできる様にしました。コンフィグレーションダイアログにより、ベンダインストレーションディレクトリ（Actel、Altera及びXilinxなど）を特定でき、HDLCのノレッジベースにIPパーツを加えることが可能です。プロジェクトベースでIPの使用をコントロール可能です。
特長５ エディタ機能
ソースウィンドウは、マルチプルドキュメントインタフェースのある、言語に充分対応したテキストエディタを提供します。この搭載エディタは次の様な機能をサポートします。また、現在ご使用されているテキストエディタを組み込むことも可能です。
- VHDL, Verilog, Java, SystemC, Tcl, EDIF, Perl用言語サポート
- シンタックスカラーリング
- 欄の編集
- 言語テンプレート
- アイデンティファイヤ拡張
- ラインナンバリング
- 高速ナビゲーション用マーカシステム
- イン・アウトコメント機能
特長６ サードパーティインタフェース
ユーザでコンフィグ可能なサードパーティツールフローインタフェースがあり、ウィザードにより、必要なツールを選択し、設定可能です。GUIへ追加ボタンを組み込むと、選択されたツールへのアクセスが容易になります。
デフォルトでは下記のツールをサポートしています。Tcl言語を使用して他のツールの統合も可能です。
・シミュレータ：ModelSim/NCSim/Verilog-XL/Silos /Riviera/VCS
・合成ツール：Synplify (Synplicity)/Leonardo Spectrum(Exemplar Logic)/Design Compiler family (Synopsys)
・FPGAベンダーツール：Actel/Altera/Xilinx
特長７ バージョンコントロール
マルチユーザデザイン環境をサポートし、デザインファイルを参照を可能にするため、RCS及びCVS用バージョンコントロール機能を標準で搭載しております。
