FPGAオンチップ計測＆RTLデバッグツール[PowerEdge Edition 4.7]
DLIはあらゆるタイプのFPGA用の、複雑なデザインのモニタ及びデバッグの新手法オンチップインスツルメンテーション（計測）ツールです。DLI 環境で、 デザイナは、 DLI IPコアライブラリ内でインスツルメンテーションをシームレスに選択することができ、デザイン内に組み込む事が可能です。DLIデザインファイルをダウンロードし、インスツルメンテーションを対象FPGAに組み込んだ後、DLIコアコントロール＆ディスプレイツールにより、デバッグ、ロジック信号及びトランザクションの解析、バスのモニタ、ロジックイベントの記録が可能です。
デザインフェーズではDLIソフトウェアのインスツルメントを、RTLコードとして扱います。GUIによりインスツルメントモジュールを選んでコンフィグをおこないます。DLIは自動的に選ばれたモジュールをVerilogもしくはVHDLのデザインへ挿入します。合成、P&R、デバイスプログラミングした後は、FPGA内で起こっている事象を、追加コントロール機能、ディスプレイ機能を使用して解析します。
DiaLite Edition 4.7
DiaLite4.7.1build24アップデート(2010/1/15)内容
・Add Stratix-III device in project properties
・Enhance SVA/PSL RTL code generation
・Enhance import RTL files from ISE project
・Support Verilog directives issued from Precision : setup_design -defines ”+define+TWO”
・Support VHDL architecture and entity defined in separated files
・Support SystemVerilog structure $assert(…) else $error(…)
・Support include cycle for Verilog
・Support generate statement in Verilog
・Support of new SystemVerilog instructions (bind, $onehot0, $onehot)
・Support of complex inequations SVA/PSL (A + B > C, A + B + 8 < C, A + B > C – D + 8, …)
・Support of Verilog defines file extensions (*.vh and *.def)
・Support of Verilog 2-D array for instrumentation
・Support cover statement for ABV SystemVerilog and PSL
・Enhancements in Precision synthesis project creation and opening
4.6の内容→こちら
インスツルメンツ
DLIソフトウェアは、広範囲の計測モジュールの中から選択して使用できます。これらのモジュールにより、ユーザは全てのFPGA内もしくはASICの信号及びノードを表示することが可能です。
ロジックアナライザIP(3種類) |
①パラレルトリガ（ＰＴ） |
②シリアルトリガ（ＳＴ） |
③グリッチデテクタ（ＧＤ） |
マルチコンディショナルトリガ(2種類） |
| ④ロジックエクェーション（方程式）モジュール（ＬＥＭ） |
⑤ユーザロジックモジュール（ＵＬＭ） |
メモリレジスタ |
トランザクションレジスタ |
⑥ヒストリレジスタ（ＨＲ） |
⑦トランザクションレジスタ（ＴＲ） |
RTLロジックデバッグIP |
デザインロブストネスIP |
⑨スイッチ/LED |
⑧擬似ランダムジェネレータ（ＰＲＧ） |
バスモニタIP(2種類) |
⑪トラフィックアナライザ（ＴＡ） |
⑫バスレンジチェッカ（ＢＲＣ） |
PowerEdgeEditionでのみ使用可能IP |
RTLロジックデバッグIP |
⑩HDL フォールトファインダ（ＦＦ） |
| ■自動及びマニュアルによるウオッチポイント挿入■デバッグフェーズでいかなるウォッチポイントもブレークポイントへ変換■ブレークポイントをインスツルメンツ上もしくはコード上に設定■ステップ毎にコード実行、記録、表示■同時イベント記録及び表示■インスタンスレベルまでのトレース及びデバッグ機能■ブレークポイント上での自動トレース表示■波・形に対するHDLコードの2重表示 |
DLIコアジェネレータ
計測コアを簡単に選択して組み立てることができ、複雑な計測チェ－ンを構築できます。
DLIコアインサータ
インスツルメンツをVerilogもしくはVHDLデザインの中に挿入して、信号ノードに 自動的に接続できます。
DLIコアコントロール&ディスプレイ
組み込まれたインスツルメンツから発生したデータをモニタリングし、直接表示することが
できます。離れたサイトからターゲットへアクセスしてデバッグする際のプラットフォームになります。
最先端のソリューション
先端の機能により、DLIは業界で最も完全で独立したツールになりました。
- インスツルメンツの広範囲な選択
- トリガ、ヒストリレジスタ、グリッチデテクタ、トラフィックアナライザ条件設定、LEMは再コンパイル無しで変更可能
- 複数FPGAベンダーから独立したプラットフォーム
- 容易なツールセットアップ
- マルチプルデバイス環境でも同一ウィンドウでデバッグ
- ユーザで定義可能なIPコアインスツルメンツ
- いかなるXilinx社、アルテラ社のFPGAデバイスもしくは混在も可能
- さらに高度なデバッグ環境をC/C++、TCL、スクリプトで記述して構築
他のソリューションとの比較＋独自の新機能！
最大の特長１
FPGAベンダー・合成ツールに依存しないマルチベンダー対応。
貴社でご使用のザイリンクス社、アルテラ社FPGAデバッグが同じデバッグ環境でおこなえます。
しかもUSBドングルを使用して、外部にも容易に持ち出し可能。重いﾛｼﾞｱﾅは不要です。
トリガの自由で複雑な組み合わせが可能
LAでは出せない様々な組み合わせが無制限に可能。VerilogもしくはVHDLにて貴社独自のトリガ設定条件を構築。
ユーザロジックモジュール（新機能）
従って、必要なIPコアのみがFPGAにインプリでき、リソースの削減が可能。
使用FPGAリソースはウィンドウのプロパティで表示。
長い波形観測も計測IPコアの直列接続で、より少ないリソース、より高速でフレキシブルな観測環境構築が可能。
デバッグウィンドウ
分かりやすい波形ビューワで得た波形は、FPGAの内部BｌockRAMにストア後、PCへ転送されます。
VCDファイルで落とし、汎用のRTLデバッガでもデバッグ可能。
最大の特長２
ピンアサイン：
FPGA毎にわずか4ピン（＋クロック1本）しか使用しません。LAと比べてピンネック時非常に有利。
JTAGチェーン&専用インスツルメンテーションチェーンの構築により、FPGAコンフィグ、デバッグのイタレーションを加速。バージョン4.5では、JTAG使用も可能になりました。目的に合わせた選択が可能に!!!
専用インスツルメンテーションチェーンの構築により、例えば１つのFPGAでの観測波形を隣のFPGAのブロックRAMに保存、なども可能。もちろんFPGAベンダーには依存しません。
最大の特長３
超高速・高信頼性デバッグ：市販JTAGケーブル経由のコンフィグ＆デバッグで不安定さ、ないですか？？
全くない、という方にはお勧めいたしませんが、RTLデバッガとしては類を見ない超高速・高信頼性デバッグ（現状 最大60MHｚ）で複数FPGAデバッグでもストレス皆無。これこそが次世代ネットワークベースRTLオンチップデバッガの必須条件です！！！しかもバストラフィック解析はリアルタイムJTAGチェーン使用もしくは専用インスツルメンテーションチェーンの構築により、FPGAコンフィグ、デバッグのイタレーションを加速。
最大の特長４
バス負荷監視機能（選択された4つの信号のバス占有率を％で表示、オーバーフロー、エンプティ<空>、平均値なども回数表示）。非同期・複数クロック使用時、シミュレータでのバス負荷計算では予測し得る限界があり、しかも時間がかかりすぎです。DLIは60MHzまでのデバッグ速度を、用途・ご予算に応じたデバッグ環境構築が容易に可能です。
リアルタイムでのバストラフィック解析は、今後増大するVirtexⅡProなどのエンベデッドデザインの検証には必須！Read/Writeの回数によるバス負荷をリアルタイム観測(最大60MHz)高価なトランスポートアナライザの機能の一部を実現。
最大の特長５
ネットワークでのRTL・FPGAデバッガとして充実したハードウェア：
■バッチでのデバッグ時は、お手持ちのJTAGケーブル経由。
■通常の波形保存観測には、高信頼性コンフィグ＆デバッグ専用パラレルケーブル（オプション：PDP2A）。
■さらにUSBインタフェースでの最大70-80MHz超高速デバッグ機能（オプション：TemTagUSB)は、ASICシミュレータでは殆ど動かない数百万ASICゲートレベルデバッグも現場でノートPCで楽々デバッグ。
■外部観測ツールなどへの同期も可能。
その他の特長
○市販ソフトウェアデバッガ(MultiICEなど）とのソフトウェア・ハードウェア統合デバッグ環境により、アプリケーションを流しながら、バスの負荷解析、ハードウェアデバッグも複数のFPGAデバッグウィンドウを使用した同時デバッグで可能にしました。
○FPGAでのデバッグ環境を基にした独創的なコンセプトによりASICデバッガの価格と桁が違う低価格！
○今後同社が開発加速するデバッグIPの開発。容易なバージョンアップで、高度なデバッグが可能になります。
カスタマー成功例
「DiaLiteインスツルメンツデバッグツールは、先端のアーキテクチュア及び汎用性があり、我々の開発サイクルを短縮し、ブレークスルーパフォーマンスを達成するのに非常に役に立った」
M.Mangog Computer Lab マネジャ、Galileo Avionica
ソフトウェアライセンス契約内容
DiaLite共通プラットフォーム
●Windows：XP,NT,98,2000 【推奨】
●Linux
Leading Edge Edition
●タイムベースライセンスのみ (1)1年間 468,000 (2)3年間（一括払い）715,000
Power Edge/Platform Edition
●タイムベースライセンスのみ (1)1年間 (2)3年間（一括払い） 価格：お問い合わせ下さい。
ソフトウェアオプション
●アップグレード (1)LE→PE (2)PE→Platform (3)LE→Platform 差額でアップグレード可能!!!
●USBドングルロックライセンス
●DLI-DBG:複数のプラットフォームでのデバッグ用ソフトウェア：DLIコアコントロール&ディスプレイ
【例】ネットワーク上の異なったPCでデバッグ時など
ハードウェア（高信頼性・高速ネットワークデバッグ用）オプション
TEM-PDP2（デバッグ及びコンフィグ）パラレルポートのみ
パラレルポート、モニタリング及びビ ットストリームダウンロード 2m長
TEM１－USB（デバッグのみ）
USBケーブル対応
TEM1-STO
波形保存用/IPデバッグコアのみ保存
TemStorageとデモボードを接続したところ
高品質の専用USBケーブル・ストレージモジュールにより、FPGAベンダー、合成ツールに依存しない信頼性の高い、高速コンフィグ＆高速デバッグがパラにおこなえ、イタレーションが1/2から1/3に削減。
DiaLiteサポートシステム
DLIご導入後、開発元のTemento社から今後リリース予定のあらゆるIPコア・マニュアル（和英）・関連ソフトウェア情報・関連技術資料（アプリケーション例、成功例）をメール・CD・オンラインダウンロードなどにより、無償で継続的にお送り致します。これらにより、ユーザの高速設計検証環境を全面的にサポートし、ユーザは、今後益々加速する最先端FPGAエンベデッド検証の大幅なアドバンテージを得ることができます。DLIは、FPGA、アプリケーション、お客様のご要望によりますます進化します。
2週間（ご要望により延長も可能）無償評価ライセンス貸し出し中です。高信頼性ケーブルも貸し出し可能。オートデモ・マニュアル付きのCDのご要求も下記へ。
カタログ→こちら
●DLI無償評価その他質問は→こちら
