Terasic Video and Embedded Evaluation Kit Multi-Touch C5 SoC (VEEK-MT-C5SoC)


Terasic Video and Embedded Evaluation Kit Multi-Touch C5 SoC (VEEK-MT-C5SoC)  (K0136)

在庫状態 : 入荷待ち

Video and Embedded Evaluation Kit (VEEK)- Multi-touch on Cyclone® V SoC Development Board (VEEK-MT-C5SoC) は組込技術者がプロセッサベースのシステムを設計する上で必要なすべてを備えるトータル設計環境です。VEEK-MT-C5SoC はハードウェア、設計ツール、IP、リファレンスデザインを含む統合設計プラットフォームであり、リファレンスデザインは幅広く多様なアプリケーションに 対応できる組込ソフトウェアおよびハードウェアプラットフォームとなっています。この統合開発キットは、開発者がプロセッサやIPのカスタマイズを行うこ とで、彼らが考えるアプリケーションの実現をお手伝いします。VEEK-MT-C5SoC はAltera Cyclone® V SX SoC FPGAをターゲットにしたCyclone® V SoC 開発ボードと、マルチタッチ動作をネイティブでサポートするキャパシティブLCDマルチメディアカラーパネルが装備されています。 さらに 5メガピクセルのデジタルイメージセンサ、周囲光センサ、3軸加速度計を備えた、機能の豊富な開発キットです。そして、LCDタッチパネルやデジタルイ メージセンサモジュールと組み合わせたオールインワンタイプのVEEK-MT-C5SoC開発キットは、組込技術開発者にとり、非並列処理性能を持つマル チメディアアプリケーション開発に理想的な環境です。FPGAベースの組込処理システムを活用することは、開発者にとっては設計リスクや陳腐化の軽減、デ ザインリユース、FPGA組込のグラフィックエンジン利用によるBOMコストの低減、そして総コストの低減、等々のメリットをもたらします。

Size:223*160*47 mm

VEEK-MT-C5SoCtPad_Top 基本 RGB


Cyclone® V SX SoC FPGA – Cyclone® V SoC 開発ボード

SoC Embedded Design Suite Subscription Edition

  • ARM Development Studio 5 (DS-5™) Altera Edition Toolkit
  • Hardware-to-software handoff tools
  • Linux run-time software for application development
  • SoC hardware libraries for firmware development
  • Application example

Cyclone V SX SoC—5CSXFC6D6F31C8NES

  • 110K LEs, 41509 ALMs
  • 5140 M10K memory blocks
  • 224 18×18 Multiplier
  • 6 FPGA PLLs and 3 HPS PLLs

Configuration Device and USB Blaster Circuit

  • Active Serial (AS) x1 or x4 configuration (EPCQ256SI16N)
  • MAX® V CPLD (5M2210ZF256I5N) in a 256-pin FBGA package as the System Controller
  • Flash fast passive parallel (FPP) configuration
  • MAX II CPLD (EPM570GM100) as part of the embedded USB-BlasterTM II for use with the Quartus® II Programmer

Memory Devices

  • One 1,024-Mbyte (MB) HPS DDR3 SDRAM with error correction code (ECC) support
  • One 1,024-MB FPGA DDR3 SDRAM
  • One 256-Megabit (Mb) quad serial peripheral interface (QSPI) flash
  • One 512-Mb CFI flash
  • One 32-Kb I2C serial electrically erasable PROM (EEPROM)
  • One Micro SD flash memory card

Switches and Indicators

  • LEDs and displays
    • Eight user LEDs
    • One configuration load LED
    • One configuration done LED
    • One error LED
    • Three configuration select LEDs
    • Four on-board USB-Blaster II status LEDs
    • One HSMC interface LED
    • Two UART data transmit and receive LEDs
    • One power on LED
    • One two-line character LCD display
  • Push buttons
    • One CPU reset push button
    • One MAX V reset push button
    • One program select push button
    • One program configuration push button
    • Six general user push buttons
  • DIP switches
    • One MAX V CPLD System Controller control switch
    • One JTAG chain control DIP switch
    • One mode select DIP switch
    • One general user DIP switch

On-board Clocking Circuitry

  • Si570, Si571, and Si5338 programmable oscillators
  • 25-MHz, 50-MHz,100-MHz, 125-MHz, 148.50-MHz, and 156.25-MHz oscillators
  • SMA input (LVCMOS)

Communication Ports

  • One PCI Express x4 Gen1 socket
  • One universal HSMC port
  • One USB 2.0 on-the-go (OTG) port
  • One Gigabit Ethernet port
  • Dual 10/100 Ethernet ports
  • One SDI port (option for SMA connection)
  • One controller area network (CAN) port
  • One RS-232 UART (through the mini-USB port)
  • One real-time clock


  • 14–20-V (laptop) DC input


  • 5.2″ × 8.2″ rectangular form factor

Capacitive LCD Touch Screen

  • Equipped with an 7-inch Amorphous-TFT-LCD (Thin Film Transistor Liquid Crystal Display) module
  • Module composed of LED backlight
  • Support 24-bit parallel RGB interface
  • Converting the X/Y coordination of touch point to its corresponding digital data via the Touch controller

5-Megapixel Digital Image Sensor

  • Superior low-light performance
  • High frame rate
  • Global reset release, which starts the exposure of all rows simultaneously
  • Bulb exposure mode, for arbitrary exposure times
  • Snapshot-mode to take frames on demand
  • Horizontal and vertical mirror image
  • Column and row skip modes to reduce image size without reducing field-of-view
  • Column and row binning modes to improve image quality when resizing
  • Simple two-wire serial interface
  • Programmable controls: gain, frame rate, frame size, exposure

Digital Accelerometer

  • Up to 13-bit resolution at +/- 16g
  • SPI (3- and 4-wire) digital interface
  • Flexible interrupts modes

Ambient Light Sensor

  • Approximates human-eye response
  • Precise luminance measurement under diverse lighting conditions
  • Programmable interrupt function with user-defined upper and lower threshold settings
  • 16-bit digital output with I2C fast-mode at 400 kHz
  • Programmable analog gain and integration time
  • 50/60-Hz lighting ripple rejection


カテゴリー: Intel FPGA, 取り扱い製品・サービス タグ: , パーマリンク