FPGAソリューション・EDA・電子部品・技術商社

CAST社、フルハードウェアUDP/IPスタックIPコアをリリース

Posted:2012.01.20
Share

CAST社がIPネットワークでのストリーミングメディアを簡素化するUDP/IP(UDP:User Datagram Protocol, IP:Internet Protocol)のハードウェアインプリメンテーションを提供します。
大量のデータパケットを受信するビデオやオーディオストリーミングなどのアプリケーションに適しています。

UDPは、厳密な伝送制御プロトコル(TCP)のハンドシェークとエラー訂正を必要としない高速でシンプルなトランスポートレイヤプロトコルです。UDPは時間軸において、すべてをシングルパケットで受信する方式に比べ、より大量のデータパケットを受信するビデオやオーディオストリーミングなどのアプリケーションに適しています。

例えばGigE Vision、ONVIF、そしてIPベースカメラのPSIAスタンダードは、すべてUDPを組み込んでいます。
UDP/IPスタックをハードウェア実装すると、ホストプロセッサはハードウェア実装していない場合のUDPフレーミングとチェックサムの検証に費やすMIPS数(million instructions per second)を節約できます。

さらにメディアエンコーダおよびデコーダとのダイレクトかつプロセッサフリーの接続により、一時的にストリーミングメディアデータを格納する必要がなくなり、さらにバスやメモリとのアービトレーションを簡素化するデザイン複雑度を下げ、ストリーミングに対応するSoCの消費電力を削減します。
CASTのUDP/IPコアは、Typical UDP/IP機能のスーパーセットをサポートし、受信、送信またはその両方(全二重)のコンフィギュレーションが可能です。アルテラおよびザイリンクスFPGAのMAC、およびCAST MAC-1Gの論理合成バージョンを含め、あらゆる10/100/1000メガビットのイーサネットMACトランシーバと動作します。

10ギガビットイーサネット(10GbE)に適した性能は、ASICインプリメンテーションで確認されています。SoCデザインのコアにすることで、業界標準のストリーミングとバスインタフェースの対応が容易になります。そしてシリコンインプリメンテーションの結果がこのコアが最小の利用可能なコアであることを実証しています。例えばザイリンクスVirtex-5上では受信機能に1000スライスを使用しています。

CAST社はこのUDPIPコアを、プロセッサを不要として動作するように設計し、あらゆるUDPとストリーミングメディアの要求を処理させています。コアは(DHCPのサポートはオプション)、パケットのフラグメンテーション無しでIPv4を使用して、イーサネットLAN上の1(ユニキャスト)あるいはそれ以上(ブロードキャスト)のターゲットへのUDPパケットのデータメッセージを送受信します。また発信と着信のチェックサムを生成し検証します。イーサネットCRCエラー補正はオプションです。

トラブルフリーのネットワーク操作は、ネットワーク接続試験のために、実行時にプログラム可能なパラメータ(IPアドレスとMACアドレス、ポート)とマルチアクセスネットワークのARP(Address Resolution Protocol)およびPing(ICMP:Internet Control Message ProtocolのEcho RequestおよびReply Message)を確認します。

コアはメディアCODECに対し、専用のストリーミング対応インタフェース経由またはアービトレーションシステムバスを経由して、ダイレクトに接続することができます。使用可能なインタフェースとしては、AMBA AXI4?Stream、ストリーミングパケットデータ向けAvalon-ST、AMBA AHB、Avalon-MM、Wishboneシステムバスインタフェースです。

CAST社のUDPIPコアはVerilogまたはアルテラおよびザイリンクスFPGA用に最適化されたネットリストで提供されます。
そしてCAST社、FPGAベンダ、または他のソースからのMACコアとの統合が可能です。
CAST社の圧縮コアIP(例:H.264エンコーダ)とのインテグレーションも利用可能で、SoC設計者がIPネットワーク上でのストリーミングビデオを組み込むための設計に活用できるコアです。

販売開始予定 2012年第1四半期現在すでにリリース済み