FPGAソリューション・EDA・電子部品・技術商社

オランダHDL Works社のIO Checker 2.3がリリースされました

Posted:2013.11.18
Share

この度、HDL Works社のIO Checker 2.3がリリースとなりましたのでお知らせいたします。(IO Checkerの製品紹介および価格情報は、こちらからご確認下さい。)

以下の新しい機能が追加され、一層使い易いツールとなりました。

  • ダイレクトにPCBデータからコンストレイントの生成が可能
  • ザイリンクス社設計ツールVivadoのサポートを開始(コンストレイントリーダとピンレポートリーダの両方)
  • プルアップ/プルダウン回路の認識
  • ネットリストデジグネータを容易に読み出し
  • サポートするFPGAファミリーの拡張(アルテラ、ザイリンクス、マイクロセミ)

それぞれの詳細は以下の通りとなります。

Constraint generator

PCBデータのみからFPGAのコンストレイントを生成するコンストレイントジェネレータです。いくつかのオプションが用意されております。修正された、あるいは新しいコンストレイントは、シグナルビューのコンストレイントカラムに、黄色の背景で表示されます。

User interface

Floating tip showing number of designators. プロジェクトのPCBデータプロパティページにデジグネータを抽出するボタンが追加されました。この機能で32ピン以上のネットリストからすべてのデジグネータを集めます。そして適切なデジグネータを見つけるための作業を容易にします。吹き出しのアドバイザが瞬時にデジグネータの個数を表示し、リストがデジグネータのドロップダウンボックスに追加されます。

Pull-up / Pull-down circuits

Pull-up circuit to 1.0 Volt 2ピン抵抗のようなシンプルなプルアップ/プルダウン回路が認識された場合、PCB名の前に適切なアイコンがカラムに表示されます。プルアップ回路に対しては認識された電圧がシグナルビューのPCBカラムで、信号名のあとのブラケット間に表示されます。

Tool support

ザイリンクス社のVivadoコンストレイントファイルフォーマット(XDC)用に、読み出しおよび書き込み機能が追加されました。

Device Support

以下のFPGAデバイスファミリーが追加されました。

  • Microsemi
    • Igloo 2
    • SmartFusion 2
  • Altera
    • Arria V
    • Cyclone V
    • Stratix V
  • Xilinx
    • Virtex 7
    • Zynq

商品の詳細情報(英語)はHDL Works社のホームページで確認できます。