FAVS-FPGA Accelerated Verification Solution
FAVSとは当社が提唱するASICプロトタイピング検証ソリューションの総称です。プロジェクトにより下記の要素の組み合わせにより構築します。
FAVS構成要素-ハードウェア
Alteraベース
米Polaris Design Systems社
台湾Terasic Technologies社FPGAボード＆ドータボード
英Bitec社ドータボード
米S2C社ASICプロトタイピングシステム
Xilinxベース
独ProDesign社ProFPGAファミリーASICプロトタイピングシステム
韓国Huins社RPS760シリーズASICプロトタイピングシステム
英Orange Tree Technologies社FPGAボード
超高速基板接続用コネクタ＆ケーブル
米Samtec社
FAVS構成要素-ソフトウェア
仏Temento社DiaLite
英SystemCrafter社System合成ツール
蘭HDLWorks社I/OChecker
IPコア(ASIC/FPGA用)
米CAST社
英Bitec社